This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-134246

(43) Date of publication of application: 12.05.2000

(51)Int.CI.

H04L 12/437 3/00 HO4J

3/08 H04J

H04J 3/14

(21)Application number: 10-304396

(71)Applicant: FUJITSU LTD

(22)Date of filing:

26.10.1998

(72)Inventor: MOCHIZUKI HIDEAKI


OOKURA RITSUKO

(54) TRANSMITTER

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the circuit scale of the transmitter and to make a CPU processing efficient by using a storage area having a capacity of object channel number to discriminate execution of insertion of a fault notice signal, utilizing line setting information of main signal data, selecting a discrimination result to insert the fault notice signal.

SOLUTION: A VT squelch table register has a capacity equivalent to only channels being an object of BLSR and receives data corresponding to the channels. A Far End Node ID is sent to SQL discrimination sections 1121-11224 for each channel and discriminate whether or not VT squelch is to be conducted through comparison with data in a squelch table setting section 110. A squelch discrimination result received in parallel with an SW section 116 is selected by designating an STS NO. from an ACM 118 set based on STS line setting information from a



control section 117 and an SQL INS section 119 inserts a squelch to the VT channel.

LEGAL STATUS

[Date of request for examination]

21.09.2001

[Date of sending the examiner's decision of

28.10.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(51) Int.Cl.7

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-134246 (P2000-134246A)

テーマコート*(参考)

最終頁に続く

(43)公開日 平成12年5月12日(2000.5.12)

| H04L 12/4 | 37 | H04L 1 | 1/00 | 331 | 5 K O 2 8 | |
|---------------|-------------------------|---------------------|---------------------|------------------|-------------|--|
| H04J 3/0 | 0 | H04J 3 | 3/00 | τ | U 5K031 | |
| `3/08 3/14 | | ; | 3/08 | В | | |
| | | 3/14 | | Z | | |
| | | 審査請求 | 未請求 | 請求項の数 9 | OL (全 15 頁) | |
| (21)出願番号 | 特顧平10-304396 | (71)出顧人 | 000005223 | | | |
| | | | 富士通 | 朱式会社 | | |
| (22)出願日 | 平成10年10月26日(1998.10.26) | 神奈川県川崎市中原区上小田中4丁目1番 | | | | |
| | | | 1号 | | | |
| | | (72)発明者 | 望月 | 英明 | • | |
| | | | 神奈川県川崎市中原区上小田中4丁目1番 | | | |
| | | | 1号 智 | a士通株式会社P | 4 | |
| | | (72)発明者 | 大倉 理 | 理津子 | | |
| | | | 神奈川県川崎市中原区上小田中4丁目1番 | | | |
| | | | 1号 智 | 富士通株式会社 内 | 4 | |
| | | (74)代理人 | 1000701 | 100070150 | | |
| | | | 弁理士 | 弁理士 伊東 忠彦 | | |
| | | | | | | |

FΙ

(54) 【発明の名称】 伝送装置


(57)【要約】

【課題】 同期多重伝送路網を構成し、回路規模の削減 及び処理の効率化を実現する伝送装置を提供することを 目的とする。

識別記号

【解決手段】 主信号データの回線設定情報を利用して情報を入れ換えることにより、ループバック救済対象のチャンネル数のみの容量の障害通知信号挿入判定用の記憶領域を備え、パス監視開始情報をハード的に記録することにより、CPUがハードに対してアクセスする間に発生した事象に対して事象の読みとばし無く適正にパスプロテクションスイッチ制御を行い、各インターフェース部において、分配される基準タイミングパルスのクロック乗り換えによりタイミングを調整して各チャンネル信号の位相を合わせることにより共通部への回路の集中を回避するように構成する。

伝送装置においてSTS信号を生成してクロスコネクト を行う部分の本発明の実施例による構成を示すブロック図



【特許請求の範囲】

【請求項1】リングを構成する同期多重伝送路網上でクロスコネクトを行い、伝送路障害の際には信号を伝送路の予備帯域にループバックさせて通信を救済する手段を有する伝送装置であって、

救済できないチャンネルへの障害通知信号の挿入実行を 判定するための情報を保持する、前記救済する対象とな るチャンネル数のみの記憶領域を有し、

該障害通知信号の挿入実行判定の結果を、所定の情報を利用して入れ換えることにより、該当するチャンネルに該障害通知信号挿入を実行する手段を有することを特徴とする伝送装置。

【請求項2】前記所定の情報は、前記チャンネルの上位 階層の回線設定情報であることを特徴とする請求項1記 載の伝送装置。

【請求項3】リングを構成する同期多重伝送路網上で送信側から2方向に送出されたパス信号を受信側でどちらか一方を選択することによりパスを切り替え、切り戻す手段を有する伝送装置において、

該伝送装置のCPUが該伝送装置のハードに対してアクセスする間に発生した事象に対して、事象の読みとばし無く前記切り替え、切り戻し処理を行うことを特徴とする伝送装置。

【請求項4】リングを構成する同期多重伝送路網上で送信側から2方向に送出されたパス信号を受信側でどちらか一方を選択することによりパスを切り替え、切り戻す手段を有する伝送装置において、

パスにアラームが発生した場合に、パスを切り替える手段と.

パスにアラームが発生して消滅する度に、該パスに該ア 30 ラームが発生して消滅したことを示す情報をハード的に 記録する手段と、

該伝送装置のCPUが該情報を読み取ることにより、タイマーをスタートし、パス監視を開始する手段と、

パス監視開始から所定の期間経過後にはパスを切り戻す 手段と、

を有することを特徴とする伝送装置。

【請求項5】同期多重伝送路網上でクロスコネクトを行 う伝送装置であって、

該伝送装置の各インターフェース部に、チャンネル信号 の位相合わせを行う手段を有することを特徴とする伝送 装置。

【請求項6】同期多重伝送路網上でクロスコネクトを行う伝送装置であって、

該伝送装置の各インターフェース部に基準タイミングパルスを分配する手段を有し、

該各インターフェース部に、該基準タイミングパルスの クロック乗り換えによりタイミングを調整してチャンネ ル信号の位相合わせを行う手段を有することを特徴とす る伝送装置。 【請求項7】前記位相合わせを行う手段は、

前期基準タイミングパルスのクロック乗り換えにおい て、

書き込み側から読み出し側への乗り換えタイミングをタイマーを用いて自動的に生成し、クロック乗り換えを行うことを特徴とする請求項6記載の伝送装置。

【請求項8】前記位相合わせを行う手段は、

前期基準タイミングパルスのクロック乗り換えにおい て、

書き込み側から読み出し側への乗り換えタイミングをP LLのロック検出を用いることにより生成し、クロック 乗り換えを行うことを特徴とする請求項6記載の伝送装 置。

【請求項9】前記位相合わせを行う手段は、

前期基準タイミングパルスのクロック乗り換えにおい て、

乗り換えタイミングの位相比較を行うための狭いウィンドウと広いウィンドウの2つのウィンドウを生成する手 段と

乗り換えタイミングの監視時間の間は狭いウィンドウで 監視を行い、所定の場合に、広いウィンドウに切り替え て乗り換えタイミングを生成する手段と、

を有することを特徴とする請求項6ないし請求項8いず れか一項記載の伝送装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は伝送装置に係り、特に、同期多重伝送路網において各種ネットワーク構成に 対応する伝送装置に関する。

[0002]

【従来の技術】通信量の増大により、大容量伝送可能な 光通信を利用した同期多重伝送への利用要求は高く、特 に、多様なネットワーク構成への対応やネットワークの 信頼性確保の観点から、リングを構成でき、伝送路障害 時における代替伝送路切替えが可能なSONET等の同 期多重伝送方式が広く用いられている。

【0003】同期多重伝送路によるリングネットワークを構成する伝送ノード装置には、例えば、SONETにおけるチャンネルの階層であるSTS信号から必要なVTチャンネルにアクセス可能なADM装置等が用いられている。なお、ADMとはAdd/Drop Mux の略称である。図1はSONETリングネットワークの伝送路切替えの一方式であるUPSRの概念図である。なお、UPSRはUnidirectional Path Switched Ring の略称であり、リングを構成する同期多重伝送路網上で送信側から2方向に送出されたパス信号を受信側でどちらか一方を選択することによりパスを切り替え、切り戻す方式の一つの例である。同図中、ノードA1、ノードB2、ノードC3、ノードD4はそれぞれSONETリングを構成するノードであり、信号がノードA1から入り、ノード

50

C3から出る場合を示している。

【0004】図1(a)において、ノードA1に入った信号は、ノードA1、ノードD4、ノードC3を経由するルートと、ノードA1、ノードB2、ノードC3を経由するルートの2方向に送られ、ノードC3において、通常はノードA1、ノードD4、ノードC3を経由するルート、すなわち図1の場合であればノードA1、ノードD4、ノードC3を経由するルート、すなわち図1の場合であればノードA1、ノードD4、ノードC3を経由するルートのパスをデフォルトパスと称す。

【0005】ここで、図1 (b)に示すように、ノードA1、ノードD4、ノードC3間のパスに障害が発生し、通信ができなくなると、ノードC3において、ノードA1、ノードB2、ノードC3を経由するルートのパスに切り替わることにより通信が継続される。なお、ノードA1、ノードB2、ノードC3を経由するルートのパスのように、デフォルトパスから切り替えられる先のパスを非デフォルトパスと称す。また、上記の機能をパスプロテクションスイッチと称すこととする。

【0006】図2はSONETリングネットワークにお 20 けるBLSRの概念図である。なお、BLSRはBidire ctional Line Switch Ringの略称であり、リングを構成する同期多重伝送路網上でクロスコネクトを行い、伝送路障害の際には信号を伝送路の予備帯域にループバックさせて通信を救済する方式の一つの例である。同図中、ノードA1、ノードB2、ノードC3、ノードD4はそれぞれSONETリングを構成するノードであり、信号がノードA1から入り、ノードC3から出る場合を示している。

【0007】図2(a)において、ノードA1に入った信号は、ノードA1、ノードD4、ノードC3を経由するルートでノードC3に送られている。ここで、ノードA1、ノードD4間の伝送路に障害が発生し、ノードA1、ノードD4、ノードC3経由での通信ができなくなると、予備の伝送路を用いてノードA1、ノードB2、ノードC3、ノードD4、ノードC3の経路で信号が送られる。

【0008】図3はSONETにおいて任意のSTS信号から必要なVTチャネルにアクセスする伝送装置5の例であり、回線のクロスコネクトを行う部分を中心にしたシステム構成図である。伝送装置5はSTS信号のクロスコネクトを行うSTSクロスコネクト部10、VT信号のクロスコネクトを行うVTクロスコネクト部20、信号を入力するINF部301~30n、信号を出力するINF部401~40nを有し、STSクロスコネクト部10はSTSレベルのクロスコネクトを行うSTS TSI部11、12、13と、UPSRにおけるパスプロテクションスイッチを行うSTS PSW部14、15、STSレベルでアクセスされたパスとVTレベルでアクセスされたパスの中からどちらかを選択する50

4

SEL部16を有している。VTクロスコネクト部20は、VTチャンネルのスケルチを行うVT SQL部21と、VTレベルのクロスコネクトを行うVT TSI部22と、UPSRにおけるパスプロテクションスイッチを行うVT PSW部23を有している。なお、スケルチとは救済できないチャンネルへ障害通知信号を挿入することである。

【0009】図3において、INF部301~30aか ら入力された信号は、分岐ポイント24にてSTSに抜 ける信号とVTに抜ける信号に分岐される。STSに抜 ける信号はSTS TSI部12に入りSTSレベルで のクロスコネクトが行われ、STS PSW部15を介 してSEL部16で選択されればINF部401~40 。に出力される。VTに抜ける信号はSTS TSI部 11においてSTSレベルでクロスコネクトされてST S PSW部14を介して、VTクロスコネクト部20 に入り、VTレベルでクロスコネクトされ、VT PS W部23を介してSTS TSI部13にてSTSレベ ルでクロスコネクトされ、SEL部16で選択されれば INF401~40。に出力される。また、VT SQ L部21においてBLSRでのミスコネクション時にA ISアラームをVTチャンネルに挿入するスケルチを行 う。なお、AISアラームは障害通知信号である。

【0010】図4は、VTスケルチについての概念図で ある。同図は、内側及び外側の2ファイバのBLSR構 成を示している。内側と外側のラインそれぞれにおいて BLSRにおける予備チャンネルと現用チャンネルを有 している。VT信号がノードC3から入り、ノードB2 を通過してノードA1から出ていることを示しており、 各ノードはノードA1、B2、C3、D4のそれぞれに 対してノードIDとして1、2、3、4が付与されてい る。また、各ノードはVTスケルチを行うかどうかの判 定を行う際に使用する記憶領域であるスケルチテーブル を有し、テーブルには各VTチャンネルの接続先のノー ドIDが記録されている。この場合、ノードA1から出 ているVTチャンネルの接続先はノードC3であるの で、ノードA1のスケルチテーブルには3が記録されて いる。ここで、E点6とF点7において障害が発生した 場合、ノードA1におけるVTチャンネル上でノードC 3のノード I D 3を認識できなくなるため、該V T チャ ンネルに対してスケルチを実行する。なお、スケルチが 行われたVTチャンネルに対してはVTパスAISが挿 入される。

【0011】図5は、図3で示した上記スケルチを実行するVT SQL部21の従来の技術による構成図である。スケルチテーブル設定部60は各STSチャネル60 $_1$ ~60。毎に、28VTチャンネル分のレジスタを有し、各レジスタへのデータの設定は制御部67により行われる。SQL判定部62 $_1$ ~62。には各伝送路毎にFar End Node ID すなわち接続されているノードの中

6

でデータ伝送可能な最も遠いノードのIDが送られる。例えば、図4のネットワークでF点7で障害が発生していると、ノードAに対してノードDからノードID4が返送される。SQL判定部621~62。ではFar End Node ID とスケルチテーブル設定部60における各データを比較してVTスケルチを実行するかどうかの判定をVTチャネル毎に行う。判定結果はラッチ部641~64。に保持され、スケルチINS部66にてスケルチ挿入該当チャンネルに対してVTパスAISを挿入する。

【0012】図6は、図3におけるSTS PSW部14又はSTS PSW部15又はVT PSW部23の構成図、すなわち、前述したUPSRによるパスプロテクションスイッチを行う部分の構成図である。図6において、デフォルト側データ77と非デフォルト側データ78はそれぞれSEL部76に入力され、PSW制御部75による制御によりどちらかが選択されて出力される。デフォルト側データ77と非デフォルト側データ78のアラームはそれぞれデフォルト側のALM検出部70と非デフォルト側のALM検出部71に入力される。

【0013】デフォルト側ALM検出部70又は非デフォルト側ALM検出部71においてアラームを検出すると、ALM通知レジスタ72に通知される。また、デフォルト側ALM検出部70又は非デフォルト側ALM検出部71は、アラームを検出するとPSW制御部75に通知を行う。デフォルト側で通信中に、デフォルト側ALM検出部70がアラームを検出すると、PSW制御部75の制御によりSEL部76により非デフォルト側へのパスの切り替えが行われる。

【0014】ここで、WTR制御レジスタ74を説明するにあたり、WTRについて説明する。WTRはWate 30 To Restore の略称であり、デフォルトパスが障害により非デフォルトパスに切り替えられた場合、デフォルトパスの障害が回復してから所定の時間が経過した後、元のデフォルトパスに切り戻すことである。WTR制御レジスタ74へは、WTRタイマー動作期間の情報がCPU73から記録され、WTR制御レジスタ74に記録されたWTRタイマー動作期間の情報と、ALM通知レジスタに記録されたアラーム情報をCPU73がポーリングして読み取り、パス選択の判断を行い、PSW制御部75はパスの選択情報をSEL部76に出力し、SEL 40 部76はパスを選択する。

【0015】図7は上記WTRに関する動作を示すタイムチャートである。CPU73は定期的にALM通知レジスタ72をポーリングして読むことにより、デフォルトパスのアラーム状況を監視している。ポーリング2のタイミングでデフォルト側アラームを検出し、WTR制御レジスタの制御によりPSW制御部75のDEFから非DEF側への切り替えが維持される。デフォルト側アラーム発生を認識したポーリング2の次のポーリング3でデフォルト側アラームの消滅が認識されると、WTR 50

タイマーを開始し、所定の時間 n 分が経過するまでデフォルト側アラームが検出できなければ(ポーリング 6)、PSW制御部 7 5 にてパスを切り戻す。

【0016】図8はSTS信号を生成してクロスコネクトを行う部分の従来技術の構成図である。 INF部801~801。に入力された信号は、INF部801~801。においてそれぞれSTSフレームに組み立てられ、共通部90において各チャンネルの位相合わせとクロスコネクトが行われ、INF部811~811。から出力される。

【0017】INF部801~80。の各々は、INF部801と同様の構成であり、ここではINF部801を例にとり説明する。STSフレーム生成部82はパルス発生部84より発生されたタイミングパルスに従いSTSフレームを生成し、生成されたフレームはMUX86により多重されて共通部90に送信される。パルス発生部84とMUX86はPLL88からのクロックにより動作する。また、PLL88はシステムクロック100からのクロックを受けている。

【0018】共通部90に送られたSTS信号は、各チャンネルの位相がずれており、ポインター部921~92。においてポインターの付け替えを行うことにより、各チャンネルの位相が合わせられる。位相を合わせられた各チャンネルの信号はクロスコネクト部94においてクロスコネクトされ、INF部821~82。に送られる。クロスコネクト部94とポインタ部921~92。は、PLL98からのクロックを受けて動作するパルス発生部96からのタイミングパルスにより動作する。

【0019】図9は、上記の位相合わせに関する動作を示すタイムチャートである。 $INF * 80_{I} \sim 80_{n}$ それぞれのパルス発生部より発生されたタイミングパルスによりフレーム $I \sim 10^{-1}$ によりフレーム $I \sim 10^{-1}$ では、パルス発生部9 $I \sim 10^{-1}$ では、パルスの先頭バイト、 $I \sim 10^{-1}$ になった。ここで、 $I \sim 10^{-1}$ になったの先頭バイトである。ポインタ付け替えによる位相合わせ処理は、わかりやすく説明すれば、 $I \sim 10^{-1}$ になったフレームをはずして、中のパスをそのまま新たなフレームに載せる処理であるといえるので、図9のように示すことができる。

[0020]

【発明が解決しようとする課題】近年、各種サービスの多様化の要求に伴い、伝送装置の回線容量の増大及びネットワーク構成の多様化が求められているが、伝送装置自体は更なる小型化、低消費電力化が求められている。このため、伝送装置の回路規模の削減及びCPU処理の効率化を図ることが本発明の目的である。

【0021】上記目的を達成するための第一の課題について説明する。図5で説明したVTスケルチを行う従来の構成においては、ライン側の一部のチャンネルをBL

伝送装置である。

SRで使用する場合でも、クロスコネクトされた場合には任意のチャンネルに移る可能性があるので、伝送装置が扱うライン側の全てのVTチャンネル分のVTスケルチテーブルレジスタを備える必要があり、伝送装置が扱うライン側の一部のチャンネルをBLSRで使用する場合には、無駄なレジスタを備えることとなっていた。ここで、BLSRで使用するVTチャンネル数のみのVTスケルチテーブルレジスタを備えた構成にすること、すなわち救済する対象となるチャンネル数のみの記憶領域を有する構成にすることが第一の課題である。

【0022】第二の課題は、図6及び図7で説明したWTRによる非デフォルトパスからデフォルトパスへの切り戻しに関する。図7のタイムチャートにおいて、ポーリング4とポーリング5の間にデフォルトパスにアラームが発生して消滅しても、CPUすなわちソフトウェアの動作では検出できないため、WTRタイマーがリセットされない。そのため、本来ポーリング5から開始する所定の時間後にデフォルトパスに切り戻るべきところ、ポーリング3から開始する所定の時間後に切り戻ることとなり、通信の安定運用上問題があった。この問題を解さるためには、ポーリング間隔をできる限り短縮すれば良いが、CPUの負荷を増大させることとなる。CPUの負荷を増大させることとなる。CPUの負荷を増大させることとなる。CPUの負荷を増大させることとなる。CPUの負荷を増大させることとなる。

【0023】第三の課題は、図8及び図9で説明したクロスコネクト時の各チャンネルの位相合わせに関する。図8に示したように、従来技術によると共通部において各チャンネルの位相を合わせる方法を採っている。しかしながら、近年、装置の大容量化が進み、各INF部からの信号容量も増大しているため、ポインタ部回路の規 30模及び数が増大していた。また、ポインタの付け替えを要しないインターフェース信号も存在するため、図8に示す構成は効率的では無くなった。そこで、共通部への回路の集中を回避し、効率的な構成とすることが第三の課題である。

【0024】本発明は上記の点に鑑みなされたもので、 救済の対象となるチャンネル数のみのスケルチ用記憶領 域を有し、CPUの負荷を増大させることなく、CPU による読みとばしを無くして適正に切り替え・切り戻し 制御を行うことができ、共通部への回路の集中を回避し て各チャンネルの位相を合わせることができる伝送装置 を提供することを目的とする。

[0025]

【課題を解決するための手段】上記課題を解決するための本発明の構成は、以下の通りである。請求項1に記載の発明は、リングを構成する同期多重伝送路網上でクロスコネクトを行い、伝送路障害の際には信号を伝送路の予備帯域にループバックさせて通信を救済する手段を有する伝送装置であって、救済できないチャンネルへの障害通知信号の挿入実行を判定するための情報を保持す

る、前記救済する対象となるチャンネル数のみの記憶領 域を有し、該障害通知信号の挿入実行判定の結果を、所 定の情報を利用して入れ換えることにより、該当するチャンネルに該障害通知信号挿入を実行する手段を有する

【0026】請求項2に記載の伝送装置は、前記所定の情報が、前記チャンネルの上位階層の回線設定情報であることとした。請求項1、請求項2に記載の発明により、伝送路障害の際には信号を伝送路の予備帯域にループバックさせて通信を救済するBLSR等で使用される容量のみの記憶領域を使用して、まず、障害通知信号の挿入実行判定を行い、主信号データの回線設定情報を利用し、判定結果を選択して障害通知信号の挿入を行うこととしたため、従来のように不要なレジスタ等の不要な記憶領域が必要無くなり、回路が削除され、装置の小型化が可能となる。

【0027】請求項3に記載の発明は、リングを構成する同期多重伝送路網上で送信側から2方向に送出されたパス信号を受信側でどちらか一方を選択することによりパスを切り替え、切り戻す手段を有する伝送装置において、該伝送装置のCPUが該伝送装置のハードに対してアクセスする間に発生した事象に対して、事象の読みとばし無く前記切り替え、切り戻し処理を行うことを特徴とする伝送装置である。

【0028】請求項4に記載の発明は、リングを構成する同期多重伝送路網上で送信側から2方向に送出されたパス信号を受信側でどちらか一方を選択することによりパスを切り替え、切り戻す手段を有する伝送装置において、パスにアラームが発生した場合に、パスを切り替える手段と、パスにアラームが発生して消滅する度に、該パスに該アラームが発生して消滅したことを示す情報をハード的に記録する手段と、該伝送装置のCPUが該情報を読み取ることにより、タイマーをスタートし、パス監視を開始する手段と、パス監視開始から所定の期間経過後にはパスを切り戻す手段とを有することを特徴とする伝送装置である。

【0029】請求項3、請求項4に記載の発明により、ハードによりパス監視開始情報を記録するので、CPUはパス監視開始情報を読み取るだけで、パス監視期間を開始でき、ハードによりパス監視状態を生成するため、パス監視状態となる条件が整った時に即時パス監視状態を確立することができるため、CPUからのアクセスの間に発生した事象に対して対応でき、事象の読みとばしを防止できる。また、CPUのアクセス回数を増加させる必要なく、事象の読みとばしを防止できるので、CPUの処理負荷を増加させる必要がない。すなわち、CPUの処理の効率化が可能となる。

【0030】請求項5に記載の発明は、同期多重伝送路網上でクロスコネクトを行う伝送装置であって、該伝送装置の各インターフェース部に、チャンネル信号の位相

合わせを行う手段を有することを特徴とする伝送装置である。請求項6に記載の発明は、同期多重伝送路網上でクロスコネクトを行う伝送装置であって、該伝送装置の各インターフェース部に基準タイミングパルスを分配する手段を有し、該各インターフェース部に、該基準タイミングパルスのクロック乗り換えによりタイミングを調整してチャンネル信号の位相合わせを行う手段を有することを特徴とする伝送装置である。

【0031】請求項7に記載の伝送装置は、前記位相合 わせを行う手段が、前期基準タイミングパルスのクロッ ク乗り換えにおいて、書き込み側から読み出し側への乗 り換えタイミングをタイマーを用いて自動的に生成し、 クロック乗り換えを行う。請求項8に記載の伝送装置 は、前記位相合わせを行う手段が、前期基準タイミング パルスのクロック乗り換えにおいて、書き込み側から読 み出し側への乗り換えタイミングをPLLのロック検出 を用いることにより生成し、クロック乗り換えを行う。 【0032】請求項9に記載の伝送装置は、前記位相合 わせを行う手段が、前期基準タイミングパルスのクロッ ク乗り換えにおいて、乗り換えタイミングの位相比較を 行うための狭いウィンドウと広いウィンドウの2つのウ ィンドウを生成する手段と、乗り換えタイミングの監視 時間の間は狭いウィンドウで監視を行い、所定の場合 に、広いウィンドウに切り替えて乗り換えタイミングを

【0033】請求項5~請求項9に記載の発明によれば、従来のように、共通部に位相を合わせるための回路であるポインタ付け替え回路を持たせる必要がなくなるので、共通部への回路の集中を回避でき、装置の小型化及び消費電力の削減が可能となる。また、分配された基30準タイミングのクロック乗り換えにおいて、タイマーを用いてウィンドウを切り替えることとしたため、不安定な位置でのタイミングパルスの読み取りを避けることができる。更に、PLLのロック監視を行い、PLLがロックした後にウィンドウを広げることにより、より確実な乗り換えが可能となる。

[0034]

生成する手段とを有する。

【発明の実施の形態】図10は第一の課題に対応する本発明の実施例を示す構成図である。図3におけるVTSQL部21に対応する部分を示している。本実施例は、伝送装置において24STSチャンネル分がBLSRに使用されている例である。スケルチテーブル設定部110は各STSチャンネル110。~11024 毎に、28VTチャンネル分のレジスタを有し、各VTチャンネルのレジスタ値が制御部117から設定されている。ここで、VTスケルチテーブルレジスタはBLSRの対象となっているチャンネルに対してのみの容量を有し、該チャンネルに対応するデータが設定されている。SQL判定部112」~11224 には各チャンネル毎にFarEnd Node ID、すなわち接続されているノードの中で最50

も遠いノードの I Dが送られ、スケルチテーブル設定部 110におけるデータと比較してVTスケルチを実行するかどうかの判定を行う。スケルチ判定結果はラッチ部 $114_1 \sim 114_2$ に保持される。

【0035】SW部116にパラレルで入力されたスケ ルチ判定結果は、制御部117からSTS回線設定情報 を基に設定されたACM118からSTS No. が指 定されることにより選択され、SQL INS部119 にて該当するVTチャンネルにスケルチが挿入される。 図11は第一の課題の他の実施例による伝送装置120 の構成例である。図11に示す伝送装置120はSTS - 1チャンネルを192チャンネル有しており、その中 の48チャンネル分をBLSRで使用している。この場 合、従来の方式によると、STS-1チャンネルに28 VTチャンネル含まれているため、5376のVTスケ ルチテーブルレジスタが必要である。本発明によると、 BLSRで使用するチャンネル分すなわち48STSー 1 チャンネル分のVTスケルチテーブルレジスタがあれ ば良いので、1344のVTスケルチテーブルレジスタ があれば良い。

【0036】図12は第二の課題に対応する発明の実施例を示すブロック図である。図12に示す構成図は、図6における従来の技術による構成図と同じく、図3におけるSTS PSW部14又はSTS PSW部15又はVT PSW部23、すなわち、前述したUPSRによる切り替えを制御する部分に相当する。図12において、デフォルトパス側データ146と非デフォルトパス側データ148はそれぞれSEL部144に入力され、PSW制御部142による制御によりどちらかが選択されて出力149される。デフォルト側ALM検出部130と非デフォルト側ALM検出部132は、それぞれデフォルト側データ146と非デフォルトパス側データ148にアラームが発生した場合に、アラームを検出す

【0037】デフォルト側ALM検出部130又は非デフォルト側ALM検出部132においてアラームを検出すると、ALM通知レジスタ134に通知される。また、デフォルト側ALM検出部130又は非デフォルト側ALM検出部132は、アラームを検出するとPSW制御部142に通知を行う。デフォルトパス側で通信中に、デフォルト側ALM検出部がアラームを検出すると、PSW制御部142の制御によりSEL部144により非デフォルト側へのパスの切り替えが行われる。

【0038】WTRタイマー情報部136は、デフォルトパス側のアラームが発生して消滅したことを示す情報を保持しており、WTRタイマー情報部136の情報をCPU138が読み取ることにより、WTRタイマーが開始される。WTR管理部140は直接にALM検出部130からデフォルト側パスのアラーム情報を受け、パスを非デフォルト側に寄せておくための管理情報を保持

している。

る。

【0039】図13は上記構成の動作を示すタイムチャ ートである。CPU138のポーリング1とポーリング 2の間で、デフォルトパス側にアラームが発生したこと により、PSW制御部142が動作し、パスを非デフォ ルト側にする。ポーリング2とポーリング3の間で、デ フォルトパス側のアラームが消滅したことにより、WT Rタイマー情報部136はその旨を示す情報を保持し、 CPU138がポーリング3によりWTRタイマー情報 部136におけるその情報を認識すると、WTRタイマ 一が開始される。同図中、ポーリング4とポーリング5 の間で、デフォルトパスのアラームが発生して消滅して おり、この事象はCPU138では認識できないが、W TRタイマー情報部136に直接通知されるため、WT Rタイマー情報部136はその旨の情報を保持し、ポー リング5によりWTRタイマー情報部136が読まれる と、WTRタイマーがリセットされ監視期間が再開され る。ここから、監視期間のn分間が経過すると、ポーリ

ング8によりPSW制御が動作し、パスが切り戻され

【0040】図14は図12に示したブロック図に対応 する概略ハード構成を示した構成図である。なお、図1 2は1チャンネルにおける処理を示すもので、図14は 多チャンネルをシリアルで処理している例を示してい る。自動SW制御部150にはデフォルト側及び非デフ オルト側のアラームの現状態(DEFアラーム、非DE Fアラーム)が入力され、さらに、過去のアラームの状 態 (ALM (t-1)) と、パススイッチの状態 (St ate(t-1)) が入力される。レジスタ152でパ ススイッチとアラームの情報を保持しておく。自動SW 制御部150にて現状態と過去の状態を比較し、上記で 説明した論理により、WTRタイマー開始信号154や パススイッチ状態信号156を出力する。例えば、過去 (t-1の時) にデフォルト側にアラームが出ている状 態であり、現状態としてデフォルト側のアラームが消滅 している場合には、WTRタイマーをスタートさせる信 号が出力される。

【0041】図15は第三の課題に対応する発明の実施例を示すブロック図である。同図中、INF部160 $_{\rm I}$ ~ 160 $_{\rm n}$ に入力された信号は、INF部160 $_{\rm I}$ ~ 160 $_{\rm n}$ に入力された信号は、INF部160 $_{\rm I}$ ~ 160 $_{\rm n}$ においてSTSフレームに組み立てられ、その際に各チャンネルの位相合わせが行われる。共通部170において各チャンネルの位相のズレの調整とクロスコネクトが行われ、INF部161 $_{\rm I}$ ~ 161 $_{\rm n}$ ~ 出力される。システムクロック部180は装置内の基準クロックを生成・分配するものであり、INF部160 $_{\rm I}$ ~ 160 $_{\rm n}$ は共通部170のパルス発生部176から分配された基準タイミングパルスに従いフレームを生成し共通部に出力する。

【0042】INF部160」~160』の各々は、I

12

NF部1601 と同様の構成であり、INF部1601 を例にとり説明する。STSフレーム生成部162は同期パルス発生部164より発生されたクロック乗り換え後のタイミングパルスに従いSTSフレームを生成し、生成されたフレームはMUX166により多重されて共通部170に送信される。1/n部169はクロックの速度を落とす処理を行う。また、PLL168はシステムクロック180からのクロックを受けている。

【0044】図16は、上記の位相合わせに関する動作を示すタイムチャートである。INF部基準タイミング(a)により各INF部においてフレームが生成される、基準タイミングによりフレームが生成されても、各INF部からの出力データの位相のずれは発生するので(Min. Delay〜Max. Delay)、メモリ1721~172。内にデータが保持され、共通部基準タイミング(b)により読みだされることにより位相が合わせられる。

【0045】図17は、図15における同期パルス発生 部164の詳細を示した構成図である。同期パルス発生 部164はSTSフレーム生成部162に入力されたデ ータをSTSフレームに組み立てる際のタイミングパル スを発生させるものである。同図中、Write基準部 190はクロックの乗り換えを行うためのタイミングパ ルスを引き延ばすためのタイミングとWindowを生 成するための基準となるタイミングを生成するものであ る。Window1 (192)、2 (194) はクロッ ク乗り換え基準を安定させるための2重のWindow 生成部であり、SEL部200にてWindowを切り 替える。Timer部(196)はこれらのWindo wを切り替えるための監視時間を管理するもの、Rea d基準部(198)は引き延ばされたタイミングパルス を読み取るタイミングと位相監視のためのタイミングを 生成するもの、COMP部202はWindowとRe a dタイミングの位相を監視するものである。S/P部 204はシリアル/パラレル変換、P/S部208はパ ラレル/シリアル変換を行い、FF部206はフリップ フロップである。また、同図中、TPIN及びWrit eCLKからの線は図15のINF部160」における aに相当し、ReadCLKからの線はbに相当し、T POUTへの線はcに相当する。

【0046】図18は図17に示す構成の動作を示すタ イムチャートである。Write基準(書き込み基準)

1

によりRead側(読み出し側)のクロックに同期をかけ、Write基準(書き込み基準)によりウィンドウを作っている。ここで、タイマーによる監視時間中、ReadTiming(読み出しタイミング)はWindow1(狭いウィンドウ)内にあるので、監視時間経過後はSEL部によりWindow2(広いウィンドウ)に切り替えられる。このように、監視されている読み出し側のタイミングにより、シリアル/パラレル変換されたデータをとり、パラレル/シリアル変換する。COMP部によりWindow1内にReadTiming(読み出しタイミング)がないことが判明した場合は、タイマーをリセットし、再び監視を行う。

【0047】図19は、PLLのロック状態を検出するLock検出部210、212と、Write側(書き込み側)とRead側(読み出し側)のロック検出状態を監視するLock監視部214を付加したものである。なお、PLL216は図15におけるPLL178に相当し、PLL218はPLL168に相当する。この場合は、上記のタイマーをWindow切り替えに使用するのではなく、PLLのロック状態が検出された場20合にウィンドウを切り替える。

【0048】安定したクロックの乗り換えを行うために位相比較を行うための2つのウィンドウを用意しておき、タイマーの監視時間の間、狭いウィンドウで監視を行い、監視時間の間正常であった時、ウィンドウを広げ、マージンを確保することにより、不安定な位置での読み取りを避けることができる。さらに、PLLのロック監視を行い、PLLがロックした後に、ウィンドウを広げる方法を用いることにより同じ監視時間であるならば、より確実な乗り換えが可能となる。

【0049】なお、本発明は、上記の実施例に限定されることなく、特許請求の範囲内で種々変更・応用が可能である。

[0050]

【発明の効果】上述したように、本発明によれば、伝送路障害の際には信号を伝送路の予備帯域にループバックさせて通信を救済する方式であるBLSR等で対象となるチャネル数の容量のみの記憶領域を使用して、まず、障害通知信号の挿入実行判定を行い、主信号データの回線設定情報を利用し、判定結果を選択して障害通知信号 40の挿入を行うこととしたため、従来のように不要なレジスタ等の不要な記憶領域が必要無くなり、回路が削除され、装置の小型化が可能となる。

【0051】また、本発明によれば、パスプロテクションスイッチにおいて、ハードによりパス監視開始情報を記録するので、CPUはパス監視開始情報を読み取るだけで、パス監視期間を開始でき、更に、ハードによりパス監視状態を生成するため、パス監視状態となる条件が整った時に即時パス監視状態を確立することができるため、CPUからのアクセスの間に発生した事象に対して

対応でき、事象の読みとばしを防止できる。また、CP Uのアクセス回数を増加させる必要なく、事象の読みと ばしを防止できるので、CPUの処理負荷を増加させる 必要がない。すなわち、CPUの処理の効率化が可能と なる。

【0052】更に、本発明によれば、従来のように共通部に位相を合わせるための回路であるポインタ付け替え回路を持たせる必要がなくなるので、共通部への回路の集中を回避でき、装置の小型化及び消費電力の削減が可能となる。また、分配された基準タイミングのクロック乗り換えにおいて、タイマーを用いてウィンドウを切り替えることとしたため、不安定な位置でのタイミングパルスの読み取りを避けることができる。更に、PLLのロック監視を行い、PLLがロックした後にウィンドウを広げることにより、より確実な乗り換えが可能となる

【0053】したがって、本発明によれば、装置を小型 化することが可能になるとともに、確実性の高い安定し た伝送装置を提供することが可能になる。

【図面の簡単な説明】

【図1】SONETにおけるUPSRを説明するための 図である。

【図2】SONETにおけるBLSRを説明するための図である。

【図3】伝送装置のシステム構成を示すブロックである。

【図4】 V T スケルチの概念を説明するための図である。

【図5】VTスケルチを実行するVT SQL部21の 従来の技術による構成を示すブロック図である。

【図6】伝送装置においてUPSRによるパスプロテクションスイッチを行う部分の従来技術による構成を示すブロック図である。

【図7】図6に示す構成の動作を示すタイムチャートである。

【図8】伝送装置においてSTS信号を生成してクロス コネクトを行う部分の従来技術による構成を示すブロッ ク図である。

【図9】従来技術によるSTS信号の位相合わせの動作を示すタイムチャートである。

【図10】VTスケルチを実行するVT SQL部21の本発明における実施例の構成を示すブロック図である

【図11】本発明における実施例による伝送装置の構成図である。

【図12】伝送装置においてUPSRによるパスプロテクションスイッチを行う部分の本発明の実施例による構成を示すブロック図である。。

【図13】図12に示す構成の動作を示すタイムチャートである。

【図14】図12に示したブロック図に対応する概略の ハード構成を示した図である。

【図15】伝送装置においてSTS信号を生成してクロ スコネクトを行う部分の本発明の実施例による構成を示 すブロック図である。

【図16】本発明の実施例によるSTS信号の位相合わ せの動作を示すタイムチャートである。

【図17】図15における同期パルス発生部164の構 成を示したブロック図である。

【図18】図17の動作を示すタイムチャートである。 10 90、170 共通部 【図19】図17に示す構成に、PLLのロック状態を 検出するLock検出部及びロック検出状態を監視する Lock監視部214を付加した構成を示すブロック図 である。

【符号の説明】

- 1 ノードA
- 2 ノードB
- 3 ノードC
- 4 ノードD
- 5、120 伝送装置
- 6 E点
- 7 F点
- 10 STSクロスコネクト部
- 11、12、13 STS TSI部
- 14、15 STS PSW部
- 16 2:1SEL部
- 20 VTクロスコネクト部
- 21 VT SQL部
- 22 VT TSI部
- 23 VT PSW部
- $30_1 \sim 30_n$, $40_1 \sim 40_n$ INF部
- 60、110 スケルチテーブル設定部
- 621~62n、1121~11224 SQL判定部
- 641~64n、114~11424 ラッチ部
- 66、119 スケルチINS部
- 67、117 制御部
- 70、71、130、132 ALM検出部
- 72、134 ALM通知レジスタ
- 73, 138 CPU
- 74 WTR制御レジスタ

75、142 PSW制御部

76、144 SEL部

77、146 デフォルト側データ

78、148 非デフォルト側データ

801~80n、811~81n INF部

82、162 STSフレーム生成部

84、96、176 パルス発生部

86、166 MUX部

88、98、168、178 PLL部

921~92n ポインタ部

94、174 クロスコネクト部

100 システムクロック

116 SW部

118 ACM部

136 WTRタイマー情報部

140 WTR管理部

149 出力

150 自動SW制御部

20 152 レジスタ

154 WTRタイマー開始信号

156 パススイッチ状態信号

1601~160n、1611~161n INF部

164 同期パルス発生部

169 1/n部

1721~172n メモリ

190 Write基準部

192 Window1部

194 Window2部

30 196 Timer部

198 Read基準部

200 SEL部

202 COMP部

204 S/P部

206 FF部

208 P/S部

210、212 Lock検出部


214 Lock監視部


216, 218 PLL

【図4】

【図1】 [図2] SONETにおけるUPSRを説明するための図 SONETにおけるBLSRを説明するための図 VTスケルチの概念を説明するための図 (a) 3:J-FC ↑ 1:1-FD


中_{4:1-1:0} 2: /- F B~ -Node IP-1)-f C ¥ 1-/ (b)







【図7】

[図8]






【図3】 伝送装備のシステム構成を示すブロック図




【図11】

本発明における実施例による伝送装置の構成図




【図5】

VTスケルチを実行するVT SQL部21 の従来の技術による構成を示すブロック図




【図14】

図12に示したブロック図に対応する権略のハード構成を示した図




【図6】

伝送装置においてUPSRによるパスプロテクションスイッチ を行う部分の従来技術による様成を示すブロック図




【図15】

伝送装置においてSTS個号を生成してクロスコネクト を行う部分の本発明の実施例による構成を示すブロック図




【図9】

従来技術によるSTS信号の位相合わせの動作を示すタイムチャート




【図18】




【図10】

VTスケルチを実行するTV SQL部21の本発明 における実施例の構成を示すブロック図




【図12】

伝送装置においてUPSRによるパスプロテクションスイッチ を行う部分の本発明の実施例による構成を示すプロック図



[図13]


図12に示す構成の動作を示すタイムチャート



【図16】


【図17】

図15における周期パルス発生部184の構成を示したブロック図



【図19】

図17に示す構成に、PLLのロック状態を検出するLock検出部 及びロック検出状態を監視するLock監視部214を付加した構成 を示すブロック図



フロントページの続き

F ターム(参考) 5K028 AA07 BB08 CC06 DD04 DD05 DD06 KK03 MM19 NN23 5K031 AA06 AA08 CA08 DA12 DA19 DB01 DB07 DB14 EA01 EA12 EB11